作为最早发展成熟的先进封装技术之一，倒装芯片（Flip chip, FC）组装通过凸点互连实现无引线封装，因其电气性能优异、I/O密度高且可靠性强，被广泛应用于半导体封装领域。在2.5D/3D封装中，FC结构是实现芯片垂直集成的关键，例如interposer与芯片和PCB板之间的互连，以及芯片与芯片互连（Die to die, D2D）。单纯的FC结构在热载荷作用下容易导致CTE失效，同时直接暴露在大气中也易导致湿气腐蚀，而underfill 填充工艺大幅度提高了FC结构的可靠性。如今，芯片尺寸增加以及凸点间距的减小对传统毛细底部填充（Capillary underfill filling, CUF）工艺提出了挑战。CUF常见失效包括异质界面的分层、空洞和裂纹，这些问题均与underfill流动及润湿不充分有关。此外， 当凸点间距低于临界间隙时，CUF填充时间会急剧增加。提高underfill在基板上的润湿性可以进一步缩小临界间隙。等离子体清洗活化能够有效去除基板上的残留助焊剂，改善表面粗糙度并提升表面自由能，从而改善underfill的润湿性及其与界面的粘附效果。

等离子清洗活化对底部填充封装性能的影响

由前述可知，通过等离子清洗活化可改善underfill在片下基板表面的润湿性，而实际FC封装工艺中必须关注underfill实际填充效果。图1展示了在相同10 mins填充时间条件下，在有无等离子体清洗情况下Si/underfill/Si结构的宏观封装形貌。可见未经过等离子体清洗活化处理的样品中，芯片边缘可见溢出的 underfill，而经过等离子体活化处理后，间隙中的underfill润湿性显著改善。在相同的滴定体积和点胶时间下，未处理样品边缘溢出的underfill体积在宏观上明显大于等离子体处理组。这可能是由于underfill与界面之间的润湿性较差，导致点胶过程中underfill粘度增加，从而降低其流动性。对于长度为L的芯片，其毛细流动填充时间tfill可通过以下公式估算：

由式（1-1）可知，tfill与underfill的粘度η及芯片尺寸L成正比，与压强差∆p、间隙高度h及接触角θe的余弦成反比。由于underfill主要依靠毛细作用进入芯片与基板之间的间隙，等离子清洗后underfill的接触角减小，从而增大芯片与基板之间的压差，使得在相同时间内，underfill能在等离子清洗活化处理后的片下表面更快速地填充。

图1不同处理工艺下underfill填充固化效果：(a)未处理；(b)等离子清洗活化后

对不同等离子清洗活化工艺处理后制备的Si/underfill/Si结构进行了截面形貌分析， 其SEM截面如图2所示。由图可见，未经等离子清洗活化处理的Si/underfill/Si结构 在填充过程中出现了界面分层现象，分层位置主要位于underfill与上层假芯片的界面处， 同时在underfill内部还观察到了亚微米级空洞。在等离子体清洗处理后，尽管填充封装截面仍存在少量亚微米级空洞，但在纯O2等离子体清洗活化条件 下，界面分层现象及亚微米级空洞数量均显著减少。这一趋势与水接触角的变化一致， 表明在较低极性接触角的条件下，underfill具有更好的填充润湿效果，从而有助于提升 封装界面质量与可靠性。

图2 不同等离子清洗工艺下Si/underfill/Si粘附试样的截面图：(a)未处理；(b) MW 20% O₂等离子清洗；(c) RF 纯O₂等离子清洗；(d) MW 纯O₂等离子清洗