先进封装已成为后摩尔定律时代的核心技术路径，但其对界面洁净度、润湿性及图形化精度的要求达到原子级水平，传统工艺亟待革新。封装技术发展以来，芯片和互连结构逐渐精细复杂，工艺过程可靠性问题愈发严重，从芯片到封装过程往往需要多步清洗活化以实现高性能封装。WB中引线框架氧化易造成引线引脚焊盘界面的失效2.5D/3D封装inter poser上多层RDL光刻刻蚀流程中通孔侧壁残留光刻胶会导致Cu填充空洞率上升，RDL线路中残留的光刻胶会进一步影响Cu布线图形的完整性，从而降低互连可靠性。同时inter poser与芯片间微凸点（Micro bump）附近的有机污染物会影响底填胶（Under fill）的润湿效果，导致under fill与凸点间出现空隙，由此加剧热膨胀系数（Coefficient of thermal expansion,CTE）不匹配，造成焊点及under fill与芯片界面失效。在塑封（Molding）前对芯片进行有效的清洗活化也能提高环氧模塑料（Epoxy molding compound,EMC）与其界面间的可靠性，减少湿气侵入造成的失效。而仅依靠传统的化学溶剂湿法清洗活化工艺难以满足封装工艺中结构精度需求，一旦被迫进入深沟区域，清洗溶剂只能通过蒸发的方式去除，易残留污染物。作为干法清洗工艺的重要一环，等离子清洗活化技术现如今已广泛用于IC制造，并且在提高表面洁净度方面取得了良好的效果。

芯片封装的等离子清洗工艺

用于半导体芯片封装制造的等离子体处理技术无处不在。通常，在芯片制造封装前后会经过多个等离子体加工步骤。常用的等离子体工艺包括薄膜沉积（Deposition）、刻蚀（Etching）、光刻胶去除清洗（Photo resist stripping）和清洁活化改性。而其中等离子清洗工艺最为复杂繁琐，常见的等离子清洗工艺归纳如下所示：

1）块状光刻胶去除：在等离子刻蚀或离子注入步骤后去除块状光刻胶材料。

2）残留物去除：清除因底层阻挡层、刻蚀停止层或金属层的烧蚀而在刻蚀通孔或沟槽底部及侧壁形成的残留物，以及去除为建立对底层材料的选择性并形成各向异性剖面结构而产生的聚合物或无机残留物。

3）预沉积清洗：在介电层或金属薄膜沉积前，清除薄膜表面残留的有机物、颗粒污染物及氧化层等，以确保沉积层与基底间具有优良的附着性或形成低接触电阻的界面，例如TSV Cu柱沉积、RDL线路沉积工艺等。

4）表面改性处理：通过化学或物理方法对表面进行改性或调节，抑制工艺序列中表面氧化反应的发生，并改变表面薄膜的化学成分或杂质吸附特性；同时调整表面张力，从而促进后续湿法（如光刻胶涂覆）或干法（如等离子刻蚀）工艺的均匀性和工艺稳定性，以及提高封装体中各类互连界面之间的可靠性，例如EMC塑封、under fill填充、WB互连等。

如图1-1所示为扇出型晶圆级封装（FOWLP）和扇出型板级封装（FOPLP）工艺中需要等离子清洗活化处理的步骤，作为提高封装体可靠性的关键方式，等离子处理基本覆盖大部分工艺步骤节点。

图1-1扇出型晶圆级封装（FOWLP）和扇出型板级封装（FOPLP）中的等离子处理步骤

在RDL光刻图案化过程中，需经过等离子体光刻胶清洗去除步骤，为后续种子层沉积及Cu布线电镀提供完整的图形线路。同时在电镀Cu之前进行等离子清洗能提高电镀层的质量和附着力。在芯片贴装（Die attach）前，采用等离子清洗工艺以确保预键合表面的洁净度达到要求，提升键和质量。芯片贴装后，等离子清洗同样被应用在预塑封步骤中，以活化表面，从而改善EMC在粘合芯片周围的附着性和流动性。此外，在塑封后，通常会通过额外的等离子清洗去除牺牲层移除后所剩的残留物。而在植球（Bumping）之后，等离子清洗则用于去除残留助焊剂，并对表面进行活化，提高后续under fill在各类界面间的润湿性。