人工智能(AI)与高性能计算(HPC)的快速发展,正推动高算力芯片需求呈现爆发式增长。AI训练与推理、数据中心与超算系统对计算密度、内存带宽和能效提出了前所未有的要求,而传统依赖晶体管尺寸缩小的摩尔定律正逐渐放缓,单纯通过先进制程提升性能的路径面临成本、功耗与良率瓶颈。在此背景下,2.5D/3D等先进封装技术成为提升系统级性能的关键手段。通过多芯片(chiplets)与异构集成,先进封装能够在封装层面实现逻辑芯片与高带宽存储(如HBM)、IO与模拟/RF等不同工艺器件的高密度互连,从而显著提升系统带宽、降低互连功耗并缩短信号传输距离。然而,传统有机基板在布线精度、信号完整性和功率完整性方面已难以支撑超高I/O密度需求,而硅中介层(interposer)则面临制造成本高、尺寸受限、热管理复杂以及应力与良率控制等挑战。玻璃基板凭借其独特的材料与性能优势,成为替代有机载板和硅中介层的理想选择。在材料特性方面,玻璃基板具备超低的表面粗糙度、良好的尺寸稳定性以及可调的热膨胀系数,可有效缓解芯片与基板间的热失配问题,从而降低封装翘曲和互连失效风险;在性能方面,其低介电常数与低损耗特性,能够有效减少信号传输延迟与串扰,明显提升高速信号的完整性。玻璃基板的材料与性能优势决定了其非常适合大规模的异构集成,满足大面积、高I/O密度互连布局,符合当前人工智能与高性能计算芯片的应用需求。

电镀技术因为其可以实现高质量和低成本的金属填充是玻璃基板完成电气互连的理想金属化技术,金属化工艺包括玻璃通孔(TGV)金属化,玻璃基板上重布线层(RDL)以及与逻辑芯片等完成互连的微凸点(bump)金属化。TGV技术是先通过激光诱导刻蚀等方式在玻璃上留下通孔,然后在溅射种子层的基础上进行电镀金属化实心填充,其工艺难点主要集中在玻璃附着力差、高深宽比结构无缺陷填充以及之后玻璃的裂纹问题。RDL是先在玻璃基板上进行溅射种子层,然后通过光刻形成布线层图案,最后通过电镀实现再布线层的金属化,其工艺难点主要集中在孔洞缺陷与图案的完整性上。Bump技术的工艺流程与RDL基本保持一致,不同的地方在于bump是叠层结构,包括铜、镍、锡银以及金的金属化,其工艺难点主要集中在各金属层的孔洞缺陷控制以及bump的完整性上。

电镀关键前处理辅助工艺

除电镀主体工艺与互连可靠性问题外,玻璃基先进封装中还涉及若干对电镀质量具有直接影响的辅助步骤。这些工艺分布于电镀前后,与润湿、表面状态调控及残余应力释放密切相关,因此需要单独加以讨论。其中,高深宽比特征润湿与等离子体处理主要属于电镀前处理,分别用于改善电镀液在特征内部的进入能力以及调节种子层表面状态。具体而言,对于TGV等高深宽比结构,由于电镀液与孔壁之间的接触角较大,液体难以自发充分进入特征内部,润湿处理因而成为保证后续电镀均匀性与完整性的必要环节。而对于bump与RDL,电镀图案通常经光刻、曝光与显影形成,但前道工艺后残留的有机污染物以及PI等介质材料较差的表面润湿性,均会影响电镀液到达种子层并削弱界面反应的稳定性,因此常需在电镀前引入等离子体处理。

等离子体处理

等离子体处理工艺以低气压电离气体为作用介质,通过离子轰击与自由基反应实现表面污染去除、氧化层调节和表面活化,是电镀前的重要预处理环节。对于RDL与铜bump而言,等离子体前处理的基本目的较为一致,主要包括去除残胶、抑制种子层表面氧化以及改善后续电镀界面的结合状态。根据处理目标的不同,所采用的气体种类也有所区别。单独使用N₂等离子体时,其清洁作用相对有限,通常适用于轻度表面残留的去除;当残胶较多或需要进一步提高表面活性时,则更常采用O₂等离子体。已有研究表明,O₂等离子体处理后表面可形成C=O与O=C—OH等极性基团,从而提高表面的亲水性,相关效果如图1所示。

图1 经过O2等离子体处理后的PI胶接触角

在铜电镀之前,采用O₂与Ar组合的等离子体处理还可进一步改善电镀铜与种子铜之间的结合质量,并减少界面孔洞。其主要作用在于调节种子层表面的氧化状态,使表面氧化铜得到有效清理,从而降低界面缺陷形成的概率。此外,单独采用Ar等离子体对铜种子层进行处理,也可在一定程度上提高表面粗糙度,进而改善后续电镀层与种子层之间的机械嵌合作用。

除了在铜电镀前使用等离子体进行处理,在C2结构的bump中,SnAg电镀前进行等离子体处理可有效去除杂质,减少在IMC层的